UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14288

XST - 「WARNING:Xst:653 - Signal <my_sig> is used but never assigned. Tied to value 0.」という警告メッセージが表示される

説明

キーワード : synthesis, synthesize, 合成

重要度 : 標準

概要 :
XST でデザインを合成すると、次のような警告メッセージが表示されます。

"WARNING:Xst:653 - Signal <my_sig> is used but never assigned. Tied to value 0."

これはどういう意味ですか。

ソリューション

1

この警告メッセージに記述されている信号には、ロードが含まれていますが、ソースは含まれていません。 この信号とその後に続くロジックはすべて削除されます。

すべての必要な信号が正しく接続されていることを確認し、この警告メッセージを回避してください。

2

6.1i から、XST で混合言語フローがサポートされます。 VHDL ポートで拡張識別子を使用して下位の Verilog モジュールに接続している場合、XST で上記の警告メッセージが表示され、ポートが接続されません。 これが、混合言語フローでの唯一の問題です。 混合言語フローの問題については、(Xilinx Answer 16241) を参照してください。
AR# 14288
日付 10/20/2005
ステータス アクティブ
種類 一般
このページをブックマークに追加