UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14303

4.1i XST - 「ERROR:Xst:945 - file.v Line xx.Input port 'port_name' cannot be redefined as a REG」というエラー メッセージが表示される

説明

キーワード : Verilog, data, type, reg, integer, time, データ, タイプ, 整数, タイム, 時間

重要度 : 標準

概要 :
入力ポートが "reg"、"integer"、または "time" のデータ タイプ (これらのすべてが "reg" データ タイプとして認識される) として宣言されている場合、XST で次のエラー メッセージが表示されます。

"ERROR:Xst:945 - file.v Line xx. Input port 'port_name' cannot be redefined as a REG."

ソリューション

Verilog では、"wire" および "tri" データ タイプのみが合成でサポートされています。 このエラーを回避するには、エラー メッセージに表示されている行でポートを 'wire" または 'tri" として宣言します。 宣言をまとめて削除すると、データ タイプはデフォルトで "wire" になります。
AR# 14303
日付 08/06/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加