UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14304

4.1i XST - 「ERROR:Xst:943 - file.v Line xx. The name 'signal' has already been declared」というエラー メッセージが表示される

説明

キーワード : data, type, declare, declaration, Verilog, reg, net, wire, データ, タイプ, 宣言, ネット, ワイヤ

重要度 : 標準

概要 :
Verilog で既に宣言されている net または reg が再び宣言されていると、XST で次のようなエラー メッセージが表示されます。

ERROR:Xst:943 - file.v Line xx. The name 'signal' has already been declared.

ソリューション

メッセージに表示される行で問題となっている信号の宣言を確認します。 宣言が正しい場合、その前の宣言を探し、削除します。 宣言が間違っている場合、その宣言を削除します。
AR# 14304
日付 08/06/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加