UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14308

4.1i CPLD CoolRunner XPLA3 - Tpco タイミング パスの変更

説明

キーワード : 4.1i, CPLD, CoolRunner, XPLA3, Tpco, timing, タイミング

重要度 : 低

概要 :
Tpco タイミング パス (積項 clock-to-out) が変更されました。

ソリューション

これまで、Tpco は次の式で計算されていました。
Tpco = Tin + Tlogi1 + Tcoi + Tout

この式は次のように変更されました。
Tpco = Tin + Tptck + Tcoi + Tout

この式は、積項クロック パスのタイミングがロジック パスとは異なるために変更されました。

この問題は、最新版の 4.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.2i サービス パック 2 以降に含まれます。
AR# 14308
日付 08/04/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加