AR# 14358

|

SYNPLIFY 7.1 - Synplify の HDL で新しい STEPPING 属性を使用する方法

説明

キーワード: multiplier, step, config, stepping, Virtex, II, Virtex-II, 乗算器, ステップ, コンフィギュレーション, ステッピング

重要度: 標準

概要:
拡張乗算器のスピードにアクセスする新しい STEPPING 属性を使用するにはどうしたらよいですか?

ソリューション

Virtex-II の 「stepping」スピード グレードを選択し、HDL コードに以下を追加します。

VHDL の例

library ieee;
library synplify;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use synplify.attributes.all;

entity mult_test is
port ( <port_list>);

attribute xc_props of mult_test : entity is "CONFIG STEPPING=1";
end entity;
:
:


Verilog の例

module mult_test (<port_list>) /*synthesis xc_props="CONFIG STEPPING=1"*/;

:
:

endmodule

STEPPING 属性の詳細については、(ザイリンクス アンサー 14339)を参照してください。
AR# 14358
日付 10/15/2002
ステータス アーカイブ
種類 一般
People Also Viewed