UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14360

SYNPLIFY 7.1 - Synplify でトライステート バッファを HDL コードで自動追加する方法

説明

キーワード : Synplify, 3, tri, three, state, buffer, BUFT, BUFE , トライステート, バッファ

重要度 : 標準

概要 :
次のようなコードがあるとします。

VHDL :
dout <= din1 when enable = '1' else 'Z';
dout <= din2 when enable = '0' else 'Z';

Verilog:
assign dout = enable ? din1 : 1'bz;
assign dout = enable ? 1'bz : din2;

Synplify 7.x では、トライステート バッファの代わりに LUT が使用されます。

ソリューション

シミュレーションでのミスマッチとトライステート バッファのパフォーマンスが好ましくないため、Synplify では、トライステートが使用されるように指定されていても自動的に MUX をゲートに変換します。

Syplify 7.1 で追加されたオプションを使って、LUT の代わりにトライステート バッファを自動追加することができます。

1. [Option] をクリックします。
2. [VHDL Compiler] または [Verilog Compiler] をクリックします。
3. [VHDL] または [Verilog] タブをクリックします。
4. [Push Tristates across Process/Block boundaries] が選択されている場合は、オフにします。
AR# 14360
日付 04/23/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加