UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14370

XST - 「ERROR:HDLParsers:1202 - <file>.vhd Line xx. Redeclaration of symbol <inst>」というエラー メッセージが表示される

説明

キーワード : VHDL, synthesis, synthesize, 合成

重要度 : 標準

概要 :
XST で VHDL デザインを合成すると、次のようなエラー メッセージが表示されます。

"ERROR:HDLParsers:1202 - <file>.vhd Line xx. Redeclaration of symbol <inst>."

ソリューション

1

下位のインスタンス、プリミティブ、ブラック ボックスには、固有の名前を付ける必要があります。 インスタンス名を繰り返して使用すると、エラーが発生します。

このエラーを回避するには、各インスタンスに固有の名前を付けてください。

2

XST では、インスタンシエーションのインスタンス名がコンポーネントの名前と一致しません。 たとえば、次のインスタンシエーションでエラーが発生します。

lower: lower port map (a, b, c);

インスタンス名を固有の名前に変更してください。

lower_inst: lower port map (a, b, c);
AR# 14370
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加