UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14372

8.1i XST - 「ERROR:Xst:761 or ERROR:Xst:762 - <file>.vhd Line xx: No default binding for component: <entity>. Port <name> does not match」 というエラー メッセージが表示される

説明

キーワード : VHDL, HDLParsers, analysis, analyze, multiple, 7.1i, 解析, 複数

VHDL デザインを解析すると、次のエラー メッセージが表示されます。

"ERROR:Xst:762 - <file>.vhd (Line xx). No default binding for component: <entity>. Port <name> does not match."

複数ポートの場合は、次のエラー メッセージが表示されます。

"ERROR:Xst:761 - <file>.vhd (Line xx). No default binding for component: <entity>. Ports <name1,name2> do not match."

ソリューション

コンポーネント宣言/コンポーネント インスタンス文とインスタンシエートされるサブモジュールを比較してください。 このエラーは、コンポーネント宣言がインスタンシエーションとは一致していますが、サブモジュールのポート宣言と一致していないために発生します。

宣言/インスタンシエーションのポート宣言とサブモジュールのポート宣言が一致するよういずれかを変更してください。 このエラー メッセージは、サブモジュールのポートのタイプに関してのみ表示されます。

問題の例 :
- コンポーネント宣言とエンティティでポート幅が異なる。
- コンポーネント宣言とエンティティでモード (in、out、inout、buffer) が異なる。
AR# 14372
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加