AR# 14373

|

4.2i CORE Generator - 「/test/sid_v2/beh/inter_blk_rec.v(179): Instantiation of 'glbl' failed (design unit not found)...」というシミュレーション エラー メッセージが表示される

説明

キーワード : COREGen, core, ModelSim, tech, simulator, Verilog, behavioral, simulation, glbl.v, glbl, MTI, コア, シミュレータ, ビヘイビア, シミュレーション

重要度 : 標準

概要
コア モジュールを含むデザインをシミュレーションすると、glbl のインスタンシエーションでエラーが発生し、モジュールが見つからないことを示すエラー メッセージが表示されます。

たとえば、ModelSim のシミュレータでは、次のようなエラー メッセージが表示されます。

# ERROR: /home/michie/coregen/test/sid_v2/beh/inter_blk_rec.v(179): Instantiation of 'glbl' failed (design unit not found).
# Region: /test/uut/u1_int
# Searched libraries:
# /group/techsup/data/mti/5.5d_4.2i_eip2.18/xilinxcorelib_ver
# /group/techsup/data/mti/5.5d_4.2i_eip2.18/unisims_ver
# work

ソリューション

この問題が発生するのは次のコアの場合です。

Multiply Accumulator v2.0
Digital Down Converter v1.0
Interleaver/De-interleaver v2.0

CORE Generator では、GSR や GTS のようなグローバル信号を使用して Verilog ビヘイビア モデル (<core_name>.v) が作成されます。 これらの信号は $XILINX/verilog/src/ ディレクトリにある glbl.v ファイルで定義されています。

このモジュールはその他のデザイン ファイルを使用してコンパイルし、シミュレーション用の toplevel.v または testbench.v ファイルと一緒に読み込む必要があります。
AR# 14373
日付 10/08/2003
ステータス アーカイブ
種類 一般
People Also Viewed