UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14385

5.1i XST - 「ERROR:Pack:1110 - Unable to obey design constraints (MACRONAME=hset, RLOC=X4Y7)」というエラー メッセージが表示される

説明

キーワード : RPM, RLOC, relational, place, macro, VHDL, generic, 相対, 配置, マクロ, ジェネリック

重要度 : 標準

概要 :
RPM (相対配置マクロ) を使用して HDL デザインを作成すると、合成後に PAR で次のようなエラー メッセージが表示されます。

ERROR:Pack:679 - Unable to obey design constraints (MACRONAME=hset, RLOC=X4Y7)

ソリューション

この問題は、合成ツールでデザインがフラット化され、デザイン内に同じ RLOC 制約の設定されたプリミティブが複数存在してしまうために発生します。 次のように階層オプションを設定すると、プリミティブがグループ化され、RLOC で固有のエリアを指定できるようになります。

1. プロセス ウィンドウで [Synthesis] を右クリックします。
2. [プロパティ] をクリックします。
3. [Synthesis Options] タブの [Keep Hierarchy] をオンにします。
AR# 14385
日付 10/20/2005
ステータス アーカイブ
種類 一般
このページをブックマークに追加