UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14411

4.2is1 ECS - 「ERROR:HDLParsers: 1311 - <file_name.vhf> line <xx>. Parameter o of mode...」というエラー メッセージが表示される

説明

キーワード : ECS, macro, FMAP, AND8, AND, OR8, OR, HDLParser, マクロ

重要度 : 標準

概要 :
Project Navigator で FMAP (OR8、OR12、AND8 など) を含むマクロがある回路図デザインのデザイン ルール チェックを実行すると、次のようなエラー メッセージが表示されます。

"ERROR:HDLParsers:1411 - <file_name.vhf> Line <xx>. Parameter o of mode out can not be associated with a formal port of mode in."

ソリューション

1

この問題の原因は、マクロの最終段階プリミティブ (例 : AND8 マクロの最終段階プリミティブは AND2) の出力ポート「o」の極性が、FMAP の「o」のポート極性と一致していないことにあります。

この問題は、最新版の 4.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.2i サービス パック 3 以降に含まれます。

2

また、次の手順に従って、問題を回避することもできます。

- マクロ/シンボルを ECS で開きます。
- 出力ポートを最終段階プリミティブ (例 : AND8 の場合 AND2) から削除します。
- ネットを AND2 の出力に接続し、「temp」という名前を付けると、FMAP の「o」に接続されます。また、FMAP の「o」ネットも 「temp」に変更されます。
- AND2 の「temp」ネットを BUF の入力に接続します。
- BUF の出力を出力ポート (名前は「o」にします) に接続します。
- 変更を保存します。
- Project Navigator の GUI に戻って、デザイン ルール チェックを実行します。
- これで、問題は回避できます。

AR# 14411
日付 08/12/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加