AR# 14442

|

4.2i CORE Generator - コアを合成すると ROC および TOC のモジュール宣言が重複していることを示すエラー メッセージが表示される

説明

キーワード : COREGen, ISE, Project, Navigator, DDC, SID, MAC, Interleaver, Deinterleaver, Verilog, glbl.v, GSR, TSR, ROC, TOC, duplicate, module, declarations, XST, インターリーバ, デインターリーバ, 重複, モジュール, 宣言

重要度 : 標準

概要
次の 4.2i IP アップデート #2 のコアを使用すると、エラーが発生します。

Digital Down Converter v1.0
Multiply Accumulator v2.0
Interleaver/De-interleaver v2.0

これらの CORE Generator モジュールがデザインに複数含まれていると、XST の合成で次のようなエラー メッセージが表示されます。

ERROR:Xst:1068 - inter_blk_rec.v Line 1952. Duplicate declarations of module 'ROC'
Module <roc> compiled.

ERROR:Xst:1068 - inter_blk_rec.v Line 1964. Duplicate declarations of module 'TOC'
Module <toc> compiled.

ソリューション

合成中でも、シミュレーション ラップ ファイル (<my_core.v>) はコンパイルする必要があります。デザインにコア インスタンシエーションが複数含まれていると、コンパイラで ROC および TOC のモジュール宣言が重複していることを示すエラー メッセージが表示されます。

ラップ ファイルから重複している ROC および TOC のモジュール宣言をコメント アウトすると、この問題は回避できます。 次のコード (各ラップ ファイルの下部にあり) は、1 つのラップ ファイル以外すべてのファイルでコメント アウトする必要があります。

/*
module ROC(O);
output O;
reg o_out;
parameter WIDTH = 100;
BUF b1(O, o_out);
initial
begin
o_out = 1;
#WIDTH o_out = 0;
end
endmodule

module TOC(O);
output O;
reg o_out;
parameter WIDTH = 100;
BUF b1(O, o_out);
initial
begin
o_out = 1;
#WIDTH o_out = 0;
end
endmodule
*/
AR# 14442
日付 10/08/2003
ステータス アーカイブ
種類 一般
People Also Viewed