UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14455

4.1i CPLD CoolRunner XPLA3 Hprep6 - 入力レジスタを使用したデザインがボード上で正しく機能しない

説明

キーワード : 4.1i, 4.2i, CPLD, XPLA3, input register, 入力レジスタ, 入力, レジスタ

重要度 : 重要

概要 :
入力レジスタを使用したデザインは、タイミング シミュレーションを通過してもボード上で正しく機能しない場合があります。

ソリューション

この問題を回避するには、高速入力レジスタの使用をディスエーブルにします。 この操作は、WebPACK/Foundation ISE の "Implement Design" のプロパティ、または "-inreg off" スイッチを使用しコマンド ラインから行うことができます。

この問題は、最新版の 4.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.2i サービス パック 3 以降に含まれます。
AR# 14455
日付 08/06/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加