UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14495

3.1iSP8 HDL Editor - [Create Macro] オプションが淡色表示されているため VHDL コードの回路図シンボルを作成できない

説明

キーワード : Foundation, ALDEC, 3.1, create, macro, schematic, VHDL, project, symbol, HDLE, 作成, マクロ, 回路図, プロジェクト, シンボル

重要度 : 標準

概要 :
3.1i Foundation で回路図プロジェクトを新規作成しました。 Project Manager ウィンドウで VHDL ソース ファイルをプロジェクトに追加しました。

コードの合成は正しく完了しましたが、回路図にモジュールを追加するためにシンボルを作成しよう際、HDL Editor の [Create Macro] オプションが淡色表示されていて使用できません。

ソリューション

この問題を解決するには、ツールで作成された新規のプロジェクト ディレクトリに VHDL ソース ファイルをコピー/貼り付けしてください。 次に、VHDL ファイルを合成し直してください。
AR# 14495
日付 12/11/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加