UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14503

4.2i Timing Analyzer - The Virtex-II/Pro プリミティブの FDDRCPE と FDDRRSE が間違って解析される

説明

キーワード : Virtex-II, primitive, FDDRCPE, FDDRRSE, time, group, FROMTO, プリミティブ, タイム, グループ

重要度 : 標準

概要 :
同期エレメントから FDDRCPE または FDDRRSE のダブルデータ レート プリミティブへ FROM/TO 制約を指定すると、Timing Analyzer で立ち上がり/立ち下りクロック タイム グループ両方の IOB フリップフロップが配置されます。 このため、立ち上がり/立ち下りタイム グループ間のタイミング レポートに、パスが間違っていることが記述されます。

ソリューション

この問題は、次のリリースで修正される予定です。
AR# 14503
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加