UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14506

5.1i PACE - PACE で VHDL/Verilog/NCF のソース コードから制約を読み込めない

説明

キーワード : PACE, constraints, read, show, NCF, source, VHDL, Verilog, 制約, 読み込み, ソース

重要度 : 標準

概要 :
ソース コード および/または NCF ファイルにデザインの制約を入力しましたが、PACE でその制約を読み込めません。

ソリューション

現在のところ、PACE では UCF ファイルのみから制約を読み込めます。 PACE では、ソース コードまたは NCF ファイルから入力された制約が含まれている場合、NGD ファイルから渡された制約は読み込めません。
AR# 14506
日付 03/06/2005
ステータス アーカイブ
種類 一般
このページをブックマークに追加