UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14518

5.1i CORE Generator - Asynchronous FIFO の出力 RD_COUNT および WR_COUNT がシミュレーションで正しくインクリメント/デクリメントしない

説明

キーワード : COREGen, Async FIFO, Asynchronous, WR_COUNT, RD_COUNT, simulation, CORE Generator, 非同期, シミュレーション

重要度 : 標準

概要 :
シミュレーション (ビヘイビアおよびタイミング) を実行すると、RD_COUNT および WR_COUNT 出力が正しくインクリメント/デクリメントしません。 これは、シミュレーションおよびデバイス上で発生します。

ソリューション

この問題は、RD_CLK および WR_CLK が非同期に動作しており、読み出しおよび書き込み操作が同時に行われた場合により顕著に現れます。

これは、コアが非同期なことが原因で発生しますが、 Asynchronous FIFO コアのバグではなく、非同期コアの制限です。

WR_COUNT および RD_COUNT の値は、数カウント分ずれている場合があるので、非同期 FIFO の正しいデータ カウントを取得するためには使用できません。 WR_COUNT および RD_COUNT は、FIFO のステータスを判断するための指標として使用してください。 RD_COUNT および WR_COUNT 値の出力は正しくありませんが、非同期 FIFO の基本的な機能は正常であり、読み出しおよび書き込みは正しく行われます。
AR# 14518
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加