UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14528

Virtex-II コンフィギュレーション - SelectMAP コンフィギュレーションで /RDWR および /CS のセットアップ/ホールドの設定に問題がある

説明

キーワード : configure, CS_B, RDWR_B, 設定

Virtex-II ES およびその他の製品シリコンで SelectMAP プログラムの /CS および /RDWR の行のセットアップ/ホールドの設定に問題があります。

ソリューション

この問題は特定の ES デバイスの Errata リストおよび製品注記の箇所の両方に記述されています。

SelectMAP モードでデバイスを正しくコンフィギュレーションするには、CS_B および RDWR_B のセットアップ 時間CCLK の立ち上がりエッジより 8ns以上早める必要があります。また、 CS_B および RDWR_B 信号は CCLK の立ち下りエッジまでの間を 0、または立ち下りエッジに対応させたホールド時間をポジティブで保持する必要があります

次の表は、この問題の影響を受けるデバイスのマトリックスです。

/CS および /RDWR セットアップ/ホールド問題のある Virtex-II デバイスのマトリックス
/CS および /RDWR セットアップ/ホールド問題のある Virtex-II デバイスのマトリックス
AR# 14528
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加