UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14529

5.2i XST - サイズおよび方向を指定していない std_logic_vectors のデフォルト設定について

説明

キーワード : XST, VHDL, std, logic, unbounded, bound, direction, to, downto, ロジック, バインド, 方向

重要度 : 標準

概要 :
次のように、std_logic_vectors をファンクションのパラメータとして使用している場合、あるいはジェネリックで使用している場合は、サイズおよび方向を指定しないのが一般的です。

function and_reduce(V : std_logic_vector) return std_logic is
:
:

この例で、パラメータ V はサイズおよび方向が指定されていません。 XST では、方向として to ではなく、downto が選択されますが、これは VHDL 仕様に反します。

ソリューション

この問題は、最新版の 5.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。

http://support.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp

この修正は、5.2i サービス パック 2 以降に含まれます。
AR# 14529
日付 10/20/2005
ステータス アーカイブ
種類 一般
このページをブックマークに追加