UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14536

Virtex-II Pro 開発者キット - 参照デザインでコンポーネントが 3.3V 以外のバンクに表示される理由

説明

キーワード : V-II Pro, V2PDK, StrataFlash, Flash, 3.3v, bank, I/O, IO, LOC, バンク, ロケーション

重要度 : 標準

概要 :
Virtex-II Pro 開発者キットに含まれる参照デザインでは、StrataFlash コンポーネントが 3.3V 以外のバンクにマップされています。

ソリューション

このデザイン例は正しくありません。StrataFlash コンポーネントは 3.3V のバンクに配置する必要があります。

LOC ピンを調節してください。
AR# 14536
日付 10/01/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加