UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14571

4.2i CORE Generator デュアル ポート ブロック メモリ - コアの変更時に COE ファイルを GUI に読み込めない

説明

キーワード : COREGen, COE file, Load INIT, ECS, Dual Port Block RAM, re-generate, launchxco, memory, coefficient, file,CORE Generator,COE ファイル,INIT のロード,デュアル ポート ブロック RAM,再生成,メモリ,係数,ファイル

重要度 : 重要

概要 :
プロパティを編集するために ECS でコアを開こうとしましたが、COE ファイルのパスをロード、編集できません。 (コアを再生成しようとしたとき、COE ファイルへのパスを変更できません。)

ソリューション

この問題は既に生成されたコアを再生成しようとしたときに発生します。 新しい COE ファイルへのパスに変更することはできません。

この問題を回避するには、同じコンポーネント名、任意のパラメータを指定して、新しいコアを最初から作成してください。
AR# 14571
日付 10/08/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加