UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14586

4.2iSP2 Timing Analyzer - 95144XL 用のタイミング レポートで不正なサイクル タイムが表示される

説明

キーワード : 9500XL, timing, report, analyze, cycle, constraint, タイミング, レポート, 解析, サイクル, 制約

重要度 : 標準

概要 :
CPLDFit で作成したタイミング レポートにはクロック ネットに対するサイクル時間が "x"ns であると表示されています。 Timing Analyzer から [Analyze Against Auto Generated Design Constraints] を実行した場合、Timing Analyzer ではサイクル時間が "y"ns であると表示されます。

正確なレポートはどちらですか。

ソリューション

Timing Analyzer での結果には、Tpta が考慮されていないため、正しいのはタイミング レポートです。

この問題は 5.1i リリースで修正されています。

メモ : Cycle-to-cycle = (Tcoi + Tf + Tlogi + Tsui + Tpta)
AR# 14586
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加