AR# 1462

EXEMPLAR - LeonardoSpectrum で BUFG が挿入されないようにする方法

説明

キーワード : BUFG, insert, Virtex, prevent, none, 挿入, 防ぐ

重要度 : 標準

概要 :
LeonardoSpectrum で BUFG が挿入されないようにする方法

ソリューション

1

buffer_sig 属性を合成指示子として設定します。 属性の設定方法については、LeonardoSpectrum のリファレンス マニュアルを参照してください。

VHDL :

library ieee;
use ieee.std_logic_1164.all;

entity ff is
port (d, clk : in std_logic;
q : out std_logic);

end entity;

architecture ff_arch of ff is

attribute buffer_sig : string;
attribute buffer_sig of clk : signal is "none";

begin

process (clk) is begin
if clk'event and clk = '1' then
q <= d;
end if;
end process;

end architecture;

2

buffer_sig 属性を合成指示子として設定します。 属性の設定方法については、LeonardoSpectrum のリファレンス マニュアルを参照してください。

Verilog :

module ff (d, clk, q);

input d, clk;
output q;

reg q;

always @(posedge clk) q <= d;
//exemplar attribute clk buffer_sig none

endmodule
AR# 1462
日付 04/23/2007
ステータス アーカイブ
種類 一般