AR# 14644

|

14.x Timing Analyzer - 非同期セット/リセット パスがレポートされるように設定する方法 (reg_sr_r および reg_sr_o)

説明

デフォルトの解析では非同期パスがレポートされないのですが、非同期の S/R パスがレポートされるように Timing Analyzer を設定するにはどうすればよいでしょうか。

ソリューション

非同期セット/リセット パスがレポートされるように Timing Analyzer の設定を変更するには、reg_sr_r (非同期セット/リセット リカバリ パス/削除パス) および reg_sr_o (非同期セット/リセット伝搬パス) オプションをイネーブルにする必要があります。

注記 :このオプションは、非同期リセットであっても、リセット状態から戻るタイミングを確認するという点で重要です。たとえば、すべてのカウンターおよび FSM を同じサイクルで開始させる場合、このオプションをイネーブルにします。

このオプションを Timing Analyzer でオンにするには次の手順に従います。
  1. [Run Timing Analysis] ダイアログ ボックスで [Path Tracing] タブをクリックします。
  2. [Path Tracing] タブの下にある [By path tracing controls] セクションに移動します。デザインに非同期パスが含まれている場合、reg_sr_r (非同期セット/リセット リカバリ パス) および reg_sr_o (非同期セット/リセット伝搬パス) がデフォルトでオフになっています。
  3. このパス タイプをオンにして、解析します。非同期パスがレポートされます。

パス トレース コントロールの reg_sr_q は廃止されています。これらのパスは、現在 reg_sr_r (非同期セット/リセット リカバリ パス) および reg_sr_o (非同期セット/リセット伝搬パス) で制御されています。

または、UCF または PCF ファイルでこのオプションに ENABLE 属性を追加してオンにすることもできます。

UCF
ENABLE=reg_sr_o;

PCF
ENABLE=reg_sr_o;

or

TIMEGRP <grp_name> ENABLE=reg_sr_q;

上記の手順に従うと、フリップフロップの Q 出力から別のフリップフロップの非同期 CLR ポートへの非同期パスに対して、これらのフリップフロップにクロック信号を供給しているクロックの PERIOD 制約により制約を適用できます。

これは、共通クロック ドメインの同期エレメントすべてにも適用されます。

これらのパスをイネーブルにするには、UCF ファイルに次を追加します。

ENABLE = reg_sr_r;
ENABLE = reg_sr_o;

タイミング制約の詳細は、『タイミング制約ユーザー ガイド』を参照してください。http://japan.xilinx.com/support/documentation/sw_manuals/xilinx14_1/ug612.pdf
AR# 14644
日付 09/05/2012
ステータス アクティブ
種類 一般
ツール 詳細 概略
People Also Viewed