UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14714

SYNPLIFY 7.1 -Synplify で ブロック RAM を使用した ROM を推論する方法について

説明

キーワード : Synplify, 7.1, ROM, block, RAM, BlockRAM, Virtex, case, constant, ブロック

重要度 : 標準

概要 :
Synplify で ブロック RAM を使用した ROM を推論する方法について

ソリューション

Synplify では、次の条件で LUT ではなくブロック SelectRAM を使用した ROM を Virtex、Virtex-E、Virtex-II および Virtex-Pro 用に推測できます。

- Virtex/Virtex-E の場合、アドレス ラインを 8 〜 12 ビットにする必要があります。
- Virtex-II/Pro の場合、アドレス ラインを 9 〜 14 ビットにする必要があります。

アドレス ラインは、単純なフリップフロップ (リセット、イネーブルなし) と接続する必要があります。または、ROM の出力にイネーブルまたはセット/リセット を付けることができます。ただし、セット/リセットとイネーブルの両方を使用することはできません。 フリップフロップのセット/リセットは同期、非同期のいずれでもかまいません。

非同期セット/リセットを使用する場合、Synplify でセット/リセット付きのレジスタが作成されます。これらのレジスタとブロック RAM 出力を使って AND または OR ゲートが作成されます。

ROM の推測に関する詳細については、(ザイリンクス アンサー #8183) を参照してください。
AR# 14714
日付 04/23/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加