UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14743

5.1i, Virtex-II/PRO, DCM - DESKEW_ADJUST 属性について (SOURCE_SYNCHRONOUS、SYSTEM_SYNCHRONOUS)

説明

キーワード : DESKEW, ADJUST, source, system, synchronous, constraint, ソース, システム, 非同期, 制約

重要度 : 標準

概要 :
4.2i のサービス パック 3 より DESKEW_ADJUST 属性が DCM で使用できるようになりました。 この属性の設定方法と DCM への影響を教えてください。

ソリューション

1

構文例 :VHDL :
attribute DESKEW_ADJUST : string;
attribute DESKEW_ADJUST of DCM_INST : label is "SYSTEM_SYNCHRONOUS";

Verilog :
// synthesis attribute DESKEW_ADJUST of DCM_INST is
"SOURCE_SYNCHRONOUS"

Synplicity :
// synthesis xc_props="DESKEW_ADJUST = SOURCE_SYNCHRONOUS;

UCF/NCF :
メモ :
UCF/NCF フローは 4.2i のサービス パック 3 でサポートされていませんが、5.1i でサポートされています。

UCF/NCF の構文は次のとおりです。

INST "foo/bar" DESKEW_ADJUST= SYSTEM_SYNCHRONOUS;

2

この制約は、DCM の出力クロックと FPGA のクロック入力ピンとの間のクロック遅延の調整に影響するコンフィギュレーション ビットを設定します。 この属性の値は、デザインに使用されるクロック調整のタイプのみを基準に選択してください。通常は SOURCE_SYNCHROUNOUS または SYSTEM_SYNCHRONOUS (デフォルト) のいずれかです。

メモ : この属性は DCM のクロック出力の位相をシフトするためには使用できません。 クロックの位相シフトには、DCM 属性 CLKOUT_PHASE_SHIFT および PHASE_SHIFT を使用する必要があります。

AR# 14743
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加