AR# 14805

4.2i SP3 Timing Analyzer/TRCE/Virtex-II - DCM PSDONE clock-to-out が CLKIN ではなく PSCLK に関連

説明

キーワード : TRCE, Timing, Analyzer, PSDONE, PSCLK, CLKIN, DCM, variable, phase, shift, 可変, 位相, シフト

重要度 : 標準

概要 :
可変位相シフト ステータス信号 PSDONE の closck-to-out は、以前 DCM の CLKIN に関連していました。 現在は PSCLK に関連しています。

ソリューション

レポートにこの変更を含めるには、TRCE または Timing Analyzer を使用してタイミング レポートを生成し直します。 PSDONE が PSCLK の後でアサートされるには、複数クロック サイクル必要です。

この問題は、最新版の 4.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.2i サービス パック 3 以降に含まれます。
AR# 14805
日付 01/18/2010
ステータス アーカイブ
種類 一般