UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14838

5.1i HDL Bencher - テストベンチ波形の変更を保存した後、HDL Bencher で波形の長さを設定できない

説明

キーワード : Bencher, cycle, clock, end of waveform, ISE, testbench, length, サイクル, クロック, 波形, テストベンチ, 長さ

重要度 : 標準

概要 :
4.2i およびそれ以前のバージョンでテストベンチ波形を保存した場合は、HDL Bencher で最後のクロック サイクル後の変更が検知され、波形の長さを設定できます。

5.1i を使用した場合、HDL Bencher で最新の変更が検知された後、波形の長さを設定できません。

ソリューション

HDL Bencher で異なる周期を持つ複数のクロックを使用できるようになったため、波形を設定する機能は ISE 5.1i で削除されました。

テストベンチの幅を設定するには、次のいずれかの方法にしたがってください。

1. テストベンチのライン (青色の縦線) の端をクリックして、目的の波形位置までドラッグします。

2. 目的の位置で波形を右クリックし、オプション メニューを開き、[Set end of testbench] を選択します。

メモ : HDL Bencher が Project Navigator に含まれている場合、テストベンチの終了位置はカーソルから数クロック先に設定されます。

3. [Option] -> [Configuration] を選択し、[Automatically determine end of testbench] のチェック ボックスをオンにします。 このオプションをオンにすると、テストベンチの終了位置が最後のクロック遷移ではない位置に設定されます。
AR# 14838
日付 04/14/2005
ステータス アーカイブ
種類 一般
このページをブックマークに追加