UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14856

POS PHY L4 v4.0 -BitGen を実行すると 「ERROR:DesignRules:524 - Blockcheck: Incomplete DCM configuration...」というエラー メッセージが表示される

説明

キーワード : POS PHY, PL4, SPI 4.2, core, BitGen, DRC, POS-PHY, コア

重要度 : 標準

概要 :
SPI 4.2 (PL4) コアを含むデザインで BitGen を実行すると、次のエラー メッセージが表示されます。

ERROR:DesignRules:524 - Blockcheck: Incomplete DCM configuration. The DCM comp pl4_snk_top0/pl4_snk_clk0/rdclk_dcm0 is set for variable phase-shifting with CLKOUT_PHASE_SHIFT set to VARIABLE. Therefore the phase shift pins (PSINCDEC, PSEN, and PSCLK) must have active signals.

ソリューション

DRC (デザイン ルール チェック) プログラムは、ビット ファイル生成時に実行され、このメッセージを表示します。 このエラーのために、ビット ファイルを生成できません。

この問題を回避するためには、SPI 4.2 (PL4) コア v5.1 をラウンジからダウンロードしてください。 バージョン 5.1 は バージョン 5.0 へのパッチで、この BitGen エラーを修正します。

SPI 4.2 v5.1 コアにアクセスできない場合は、DRC をディスエーブル (デフォルトではイネーブル) にして BitGen を実行します。これで、このエラー メッセージのみが表示される場合、BitGen オプションで DRC をオフにしても問題ありません。オフにしてから BitGen を再実行すると、ビット ファイルを生成できます。 BitGenで DRC プログラムをオフにするには、コマンドラインで -d オプションを使用します。
AR# 14856
日付 05/03/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加