UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14864

6.1i Virtex-II MAP - タイミング ツールで F5MUX を通るパスがフォルス パスとしてフラグされる

説明

キーワード : timing, merge, logic corrupted, F5MUX, タイミング, マージ, ロジック, 破損

重要度 : 標準

概要 :
マップ問題が、ロジック破損に関連したタイミング問題と間違って認識されることがあります。 F5MUX がセレクト ピンに定数が付いた状態でルートスルーとしてコンフィギュレーションされても、MAP では選択されたことのない F5MUX 入力に接続されるスライス リソースがまだ使用されます。 タイミング ツールでは、F5MUX のパスが選択されたことがないと判断されないので、これらのフォルス パスに対してタイミング違反がフラグされます。

このために、フォルス パスをロジック破損であると誤解してしまうことがあります。 この問題は、ワイド ゲート オプションの -k を使用して、このようなコンフィギュレーションで F5MUX を頻繁に使用する場合によく発生します。

ソリューション

この問題は、最新版の 6.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、6.1i サービス パック 1 以降に含まれます。

当面の間は、マップ制約を使用して MAP でパックされないようにするか、TIG 制約を使用してこれらのパスをタイミング ツールでディスエーブルにして、問題を回避してください。
AR# 14864
日付 03/02/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加