UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14905

5.1i Timing Analyzer - BUFGMUX のセレクト入力に設定された OFFSET 制約が正しく解析されない

説明

キーワード : timing, BUFGMUX, offset, clock, select, 5.1i, タイミング, オフセット, クロック, 選択

重要度 : 標準

概要 : BUFGMUX のセレクト入力の解析で、2 つのクロック入力に対して、セレクトラインの解析がされません。
この信号の OFFSET 制約が、その詳細パスとデータシートの 1 つのクロックに対してのみ解析されるのはなぜですか。

ソリューション

TRCE/Timing Analyzer では、2 つのクロック入力のセレクト ラインの解析は、現在のところサポートされていません。 ただし、OFFSET 制約の 1 つを使用すると、通常どおりの制約優先順で解析されます。 通常は、PCF ファイルの最後の OFFSET 制約が優先されます。

この問題の回避策の 1 つとして、優先順の高い制約をオフにして、タイミング レポートを作成する方法があります。 制約順の高い制約を除いたデザインを Timing Analyzer で解析し直すには、[解析] → [タイミング制約] をクリックし、この選択パスを含む制約の [イネーブル] をオフにし、[OK] をクリックします。
AR# 14905
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加