UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14964

5.1i Timing Analyzer - [自動生成したデザイン制約の解析] を使用して生成されたレポートにすべてのパスが表示される

説明

キーワード : auto, generated, all, paths, 自動, 生成, パス, 制約

重要度 : 標準

概要 :
Timing Analyzer の [自動生成したデザイン制約の解析] オプションを使用してレポートを生成すると、エラーを含むホールド違反のパスだけでなく、すべてのパスが表示されてしまいます。

ソリューション

この問題は、最新版の 5.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、5.1i サービス パック 1 以降に含まれます。
AR# 14964
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加