UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14966

5.1i XST -STARTUP_VIRTEX2 によりすべてのフリップフロップがリセットされない

説明

キーワード : XST, VIRTEX, reset, fanout, STARTUP, GSR, リセット, ファンアウト

重要度 : 標準

概要 :
インスタンシエートした STARTUP_VIRTEX2 を使用した XST デザインで、リセット信号が個別のフリップフロップに不正に配線されます。

ソリューション

1

XST 合成ツール オプションにより、デザインの最大ファンアウトを指定できます。 このオプションを設定すると、リセット信号がほかのフリップフロップに配線されるのを回避できます。

1. プロセス ウィンドウで [Synthesis] を右クリックします。
2. [プロパティ] をクリックします。
3. [Xilinx Specific Options] タブを選択します。
4. [Max Fanout] で 10000 など大きな値を指定します。

2

XST 合成ツール オプションにより、デザインの最大ファンアウトを指定できます。 このオプションを設定すると、リセット信号がほかのフリップフロップに配線されるのを回避できます。

Verilog の例 :

module my_design (..., reset, ...);
:
input reset; //synthesis attribute max_fanout of reset is "10000"
:
:
endmodule

3

XST 合成ツール オプションにより、デザインの最大ファンアウトを指定できます。 このオプションを設定すると、リセット信号がほかのフリップフロップに配線されるのを回避できます。

VHDL の例 :

entity my_design is
port (
:
:
reset : in std_logic;
:
:);

attribute max_fanout : string;
attribute max_fanout of reset : signal is "10000";

end entity;
AR# 14966
日付 10/20/2005
ステータス アーカイブ
種類 一般
このページをブックマークに追加