UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15026

6.1i HDL Bencher - 各バスに値を割り当てることはできるがバス全体に値を割り当てられない

説明

キーワード : HDL Bencher, ABEL, bus, bits, set, バス, ビット, 設定

重要度 : 標準

概要 :
ABEL デザインのテストベンチを作成すると、ポートがバスとして表示されません。この際、HDL Bencher でバス全体に値を割り当てることができません。各バスに対しては値を割り当てることができます。

ソリューション

ABEL の正しい構文を使用して、バスを宣言してください。

たとえば、次のようにポートを宣言しているとします。

A7..A0 pin;
new_variable = [A7..A0];

この場合、次のように宣言する必要があります。

BUS [7..0]A pin;
new_variable = A[7..0];
AR# 15026
日付 02/07/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加