AR# 15060

Virtex-II Pro RocketIO - チップの反対側に複数の MGT を駆動する REFCLK が 1 つある場合、スキューを低減するため BUFG を介して REFCLK を配線できるか

説明

キーワード : I/O, IO, multi, gigabit, transceiver, MGT, refclk, clock, input, multiple, マルチ ギガビット, トランシーバ, クロック, 入力

チップの反対側に複数の MGT を駆動する REFCLK が 1 つある場合、スキューを低減するため BUFG を介して REFCLK を配線できますか。

ソリューション

この場合の理想的なソリューションは、2 つの異なる入力ピンに REFCLK を送ることです。それができない場合は、BUFG を使用して、1 つの REFCLK をチップ全体に分配できます。ただし、BUFG を介して REFCLK を配線すると、過剰なジッタが発生してしまいます。
AR# 15060
日付 12/15/2012
ステータス アクティブ
種類 一般