UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15149

XST - HDL の信号の初期化構文を使用して INIT 制約をフリップフロップに設定する方法

説明

次のような VHDL/Verilog の初期化構文は XST で認識されますか。

signal a : std_logic := '1'; 


reg a = 1'b1;

ソリューション

はい。詳細は、『XST ユーザー ガイド』を参照してください。

https://japan.xilinx.com/support/documentation/sw_manuals_j/xilinx12_4/ise_n_xst_user_guide.htm

AR# 15149
日付 10/05/2016
ステータス アクティブ
種類 一般
このページをブックマークに追加