UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15161

5.1i NGDAnno - 階層を保持するときにその階層にあるインスタンスに GSR ポートが追加される

説明

キーワード : 5.1i, NGDAnno, keep, hierarchy, GSR, port, 階層, ポート

重要度 : 標準

概要 :
5.1i ソフトウェアでは、KEEP_HIERARCHY 制約を使用するとタイミング シミュレーションのネットリストでデザイン階層を保持できます。 GSR 信号をデザイン全体に接続するのに、GSR ポートが各階層ブロックに追加されます。 これが原因で、RTL のポートとシミュレーション ネットリストのポートが階層の下位レベルで一致しません。

ソリューション

これは、デザイン全体をシミュレーションする場合には問題になりません。

階層の下位レベルを別々にシミュレーションする場合は、テストベンチを修正して GSR ポートがシミュレーションする階層ブロックに含まれるようにします。

この問題は、6.1i ソフトウェア リリースで修正されています。
AR# 15161
日付 08/11/2005
ステータス アーカイブ
種類 一般
このページをブックマークに追加