AR# 15233

|

6.1i Virtex-II PAR - 9 個以上のクロックが存在すると配置プログラムで SelectIO 要件が処理できない

説明

キーワード : ERROR:Place:181, SelectIO, SelectI/O

重要度 : 標準

概要 :
Virtex-II デザインに 9 個以上のクロックが含まれているか、または同じプライマリ/セカンダリ ペアに固定されているクロック バッファが 2 つ含まれていて、I/O ロジックに制約が付いていない場合、配置プログラムでは、I/O を自動的に 4 区画に固定し、このプライマリ/セカンダリ ペアが同じ領域のロードを駆動しないようにする必要があります。 この処理が行われると、次の警告メッセージが表示されます。

"WARNING:Place:83 - This design either uses more than 8 clock buffers or has clock buffers locked into primary and secondary sites. Since only one clock buffer output signal from a primary/secondary pair may enter any quadrant ..."

この警告メッセージが表示されると、配置プログラムでは、SelectIO のバンク規則が満たせるように自動的に制約を付けることができません。 このため、配置プログラムで次のエラー メッセージが表示されます。

"ERROR:Place:181 - Possibly, due to SelectIO banking constraints, the placer was unable to find a feasible solution for the IOBs in your design.

Each Group of a specific Standard is listed.
Standard LVCMOS33 (Vref=NR Vcco=3.30 Terminate=none) 4 IOs, 1 locked.
(1-Inputs, 3-Outputs, 0-Bidirectional)
Standard LVCMOS25 (Vref=NR Vcco=2.50 Terminate=none) 4 IOs, 1 locked.
(1-Inputs, 3-Outputs, 0-Bidirectional)
Standard LVCMOS18 (Vref=NR Vcco=1.80 Terminate=none) 4 IOs, 1 locked.
(1-Inputs, 3-Outputs, 0-Bidirectional)"

ソリューション

この問題は、今後のリリースで修正される予定です。

当面の回避策として、SelectIO コンポーネントをバンクに固定するよう制約を付け、すべてのバンク規則が満たされるようにします。
AR# 15233
日付 10/20/2008
ステータス アーカイブ
種類 一般
People Also Viewed