UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15333

5.1i XFLOW - マニュアルに記述された XFLOW コマンド ラインの -synth オプションの例に誤りがある

説明

キーワード : XFLOW, command, example, -synth, -srclist, docs, documentation, syntax, コマンド, 例, マニュアル, 構文

重要度 : 標準

概要 :
XFLOW のマニュアルに記述されている -synth オプションのコマンド ラインの例に誤りがあります。

正しい例を次に示します。

ソリューション

このマニュアルの誤りは、5.1i 以降のリリースで修正されます。

XST

xflow -p xc2v250fg256-5 -synth xst_vhdl.opt design_name.vhd

複数の VHDL または Verilog ファイルを使用している場合、これらのファイルを入力として参照する PRJ ファイルを使用できます。

例 :

xflow -p xc2v250fg256-5 -synth xst_vhdl.opt design_name.prj

Exemplar

xflow -p xc2v250fg256-5 -synth exemplar_vhdl.opt design_name.vhd

If you are using multiple VHDL files, you must list all source files in a text file (one per line) and use the "-g srclist:" file name to switch to XFLOW.

例 :

ソースすべてをリストしているファイルを filelist.txt とし、design_name.vhd が最上位デザインとする場合の例を次に示します。

xflow -p xc2v250fg256-5 -g srclist:filelist.txt -synth exemplar_vhdl.opt design_name.vhd

同じ規則が Verilog にも適用されます。

Synplicity

xflow -p xc2v250fg256-5 -synth synplicity_vhdl.opt design_name.vhd

複数の VHDL ファイルを使用している場合、テキスト ファイルに 1 行に 1 つずつソースをすべて記述し、 -g srclist:<ファイル名> を使用して XFLOW に切り替える必要があります。

例 :

ソースすべてをリストしているファイルを filelist.txt とし、design_name.vhd が最上位デザインとする場合の例を次に示します。

xflow -p xc2v250fg256-5 -g srclist:filelist.txt -synth synplicity_vhdl.opt design_name.vhd

メモ : srclist:<ファイル名> にはスペースは含まれていません。
同じ規則が Verilog にも適用されます。

次の例では、複数のフローを組み合わせを使用してデザインを合成、インプリメントします。

xflow -p xc2v250fg256-5 -synth xst_vhdl.opt -implement balanced.opt testclk.prj

-synth フローでサポートされるオプション ファイルは、次のファイルです。

VHDL : xst_vhdl.opt、exemplar_vhdl.opt、synplicity_vhdl.opt

これらのオプション ファイルを使用すると、VHDL ソース ファイルでスピードが最適化されます。この場合、ロジック レベル数が削減されデザイン スピードが向上します。

Verilog : xst_verilog.opt、exemplar_verilog.opt、synplicity_verilog.opt

これらのオプション ファイルを使用すると、Verilog ソース ファイルでスピードが最適化されます。この場合、ロジック レベル数が削減されデザイン スピードが向上します。
AR# 15333
日付 07/10/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加