AR# 15389

|

Amplify - よく寄せられる質問

説明

このアンサーには、Amplyfy 物理合成に関してよく寄せられる質問とその回答がリストされています。

ソリューション

質問 : 物理合成とは何ですか。 

回答 : 物理合成とは、配置とロジック最適化が同時に行われるプロセスです。

論理合成とは異なり、ユーザーのフロアプラン用に最適化されたネットリストを使用し配置が行われます。 

 

質問 : 物理合成がなぜ必要ですか。 

回答 : 高性能を必要とする新しいアプリケーションは、Virtex-II や Virtex-II Pro などの大きい FPGA デバイスを使用することで実現されています。 

妥当な時間でこれらの厳しいデザイン目標を達成するには、デザイン サイクルの初期段階に複雑な問題を解決しておく必要があります。 


内部接続遅延が性能と time to market の両方を管理する最も主要な問題であるため、最初にそれらの影響を取り入れることは重要です。

物理合成を行うと、デザイン サイクルの非常に早い段階で、内部接続とロジック関連の問題を同時に考慮できます。

ひいては、デザイン目標およびコスト的な目標を達成するのに非常に役に立ちます。 

 

質問 : Amplify 物理合成を使用しているカスタマーはどれぐらいいますか。 

回答 : ツールが紹介されてからわずか 2 年以内で、130 社を超える企業が Amplify を使用し、設計目標を達成しています。 

 

質問 : Amplify が便利になるのはどういう状況ですか。 

回答 : 困難な設計目標をすばやく達成できるよう、タイミング パフォーマンスを改善するため Amplify を使用することができます。 

FPGA デバイスを多数使用するアプリケーションの場合、同じデザインであっても、スピード グレードが低く、より安価なパーツを使用してインプリメントできるよう、パフォーマンスを向上させるために、Amplify を使用できます。 

大規模プロジェクトの場合、Amplify のチーム デザイン機能を使用し、デザインのファンクション部分とタイミング部分を別々に管理することができます。 

 

質問 : Amplify はどのように使用されていますか。 


回答 : Amplify は、インタラクティブ、自動化の 2 つの基本的な方法で使用できます。

インタラクティブ フローは一般的にパフォーマンス改善に最も適しており、自動化フローは合成で追加制約を設定しなくてもすばやく合成を開始できます。

インタラクティブ フローの場合は、ユーザーがデバイス上に物理領域を作成し、それにクリティカル パスを割り当てる必要があります。

自動化フローではその必要がありません。 

 

質問 : TOPS とは何ですか。 

回答 : TOPS は Total Optimization Physical Synthesis の略語です。

これは、2 世代目となる物理合成技術に対し Synplicity が付けた名前です。 

TOPS は Amplify 製品に対し次の 2 点を追加しています。

1. 既存のインタラクティブ フローを改善 - インタラクティブ TOPS (ITOPS)

2. 完全自動化フローが可能 - 自動化 TOPS (ATOPS)

 

質問 : ITOPS とは何ですか。 

回答 : ITOPS (Interactive Total Optimization Physical Synthesis) は、古いバージョンの Amplify フローのように、Amplify Physical Constraint エディターからデバイスに領域をインタラクティブに作成するために使用します。

Amplify ITOPS は、ザイリンクスの PAR ですべてのロジックを 1 つの領域に配置せずに、ロジックを具体的な配置位置に制約します。

ITOPS のオプションはデフォルトでオンになっています。 

ITOPS を使用せずに Amplify の標準インタラクティブ機能のみを使用して論理合成を行った場合と比較して、平均 25% のパフォーマンスを改善できますが、ITOPS を使用すると、さらに 10% 改善できます。 

ITOPS は、Virtex、Virtex-E、Virtex-II、および Virtex-II Pro を含むザイリンクス デバイスのみに使用できます。 

 

質問 : Amplify で ITOPS はどのように使用されていますか。 

回答 : ITOPS フローは、高速タイミング クロージャ目的で使用するか、または RTL コードを変更せずにかなりのパフォーマンスの改善が必要となる場合 (35% まで) に使用します。

35% を超える改善が必要な場合は通常 HDL コードを変更する必要があります。 

Amplify のインタラクティブ機能を使用すると、ユーザーはデザインの RTL フロアプランを作成することができます。これは物理合成をガイドするのに使用します。

この機能は、PAR の前、または初回 PAR 実行後に使用できます。

どのロジックに物理的に制約を付けるか (フロアプランするか) をユーザーが判断できるよう、物理階層が新しく自動抽出されます (タイミング レポート)。 

作成された領域のサイズ変更が必要かどうか、ブロック RAM などのリソースが使用率を超えていないかが、ビルトイン デザイン ルール チェックで確認され、ユーザーに通知されます。

フロアプランが完了したら、Amplify でこの情報を使用して物理合成が実行され、同時にフロアプランで定義した領域にあるロジックの完全で詳細な配置も行われます。

この詳細配置が行われるデバイスは、Virtex、Virtex-E、Virtex-II、Virtex-II Pro です。

領域配置が行われるデバイスは Spartan-II および Spartan-3 です。

自動化フローもインタラクティブ フロー同様 PAR の後に使用することができます。 

 

質問 : ATOPS とは何ですか。 

回答 : ATOPS (Automated Total Optimization Physical Synthesis) を使用すると、PAR 後のタイミングおよび配置情報をインクリメンタル ロジックと詳細配置最適化に簡単に取り込むことができます。 

RTL フロアプランを手動で作成する必要はありません。

このフローは、適度のパフォーマンス改善を時間をかけずに達成したい場合に使用します。

通常 ATOPS では、論理合成と比較し、平均 8% のパフォーマンス改善を達成できます。

ISE Alliance を実行して PAR 後のタイミング情報を得る場合は、Xilinx PAR_BELDLYPRT 環境変数を設定する必要があります。

ATOPS は、Virtex、Virtex-E、Virtex-II、および Virtex-II Pro を含むザイリンクス デバイスのみに使用できます。 

 

質問 : Amplify はどの程度パフォーマンスを向上させますか。 

回答 : パフォーマンス向上はデザインによって異なります。 

制約、使用されているデバイス、リソース使用率がパフォーマンスに影響を与えます。

データパス デザインの場合、データ フローをモデル化する領域を作成し、適切なロジック ブロックをその領域に割り当てることができます。 

ランダム ロジックの場合、クリティカル パスを検索し、領域にパスを配置して遅延を制御できます。

すべてのデザインに対し、上記の 2 つの方法と、クリティカル I/O、ブロック RAM、 RocketIO マルチギガビット トランシーバー ブロックの隣に領域を作成する方法で、パフォーマンスを大きく改善できます。 

論理合成と比較しただけでも、インタラクティブ フローを使用すると Virtex デザインでは平均 25% の改善が見られます (物理制約の設定によりますが範囲は 0% から 50% を超える程度)。

自動化フローでは、Virtex-II デザインで平均して 8% を超える改善が見られます (範囲は 0% から 25%) 

 

質問 : Amplify の使用は簡単ですか。 

回答 : ツールとして Amplify は使いやすく、

Synplify Pro を基本にしていて、見た目も使いやすさも同じです。物理制約を作成するための GUI は非常にインタラクティブです。

Amplify のインタラクティブ フローで目標のパフォーマンスをすばやく達成するために重要なのは、デザインを理解していることです。 

Amplify の自動化フローは、標準タイミング要件を指定してしまえば、後は完全にプッシュボタンの簡単操作です。 

 

質問 : Amplify で ATOPS はどのように使用されていますか。  

回答 : Amplify で自動化フローは、すばやく、適度に (10% まで) パフォーマンスを向上させる必要がある場合に使用します。 

初期合成および P&R の実行 (物理制約/フロアプランなし) の直後、またはフロアプランが Amplify のインタラクティブ機能を使用して作成され、配置配線された後に、このフローを実行することができます。

初回 P&R からの配置およびタイミング遅延が Amplify の自動化フローの入力として使用された後、再合成およびクリティカル パスの配置が実行されます。 

出力は完全に配線済みのデザインで、ISE で最終配線ができる状態です。

自動化フローは 2、3 回繰り返すことができ、場合によっては繰り返しによってさらにパフォーマンスが向上することもあります。

この自動化フローは Virtex-II および Virtex-II Pro デバイスで実行できます。 

結果はデバイスによって異なりますが、完全自動化されたフローであるため、簡単に試すことができます。 

 

質問 : Amplify の主な機能は何ですか。 

回答 : Amplify は、物理制約の作成、ロジック割り当て、ピン割り当て、手動および自動コピーなどを行うための簡単で使いやすい GUI を提供し、高いパフォーマンスを実現します。

また、Amplify では HDL コードを変更せずにネットリストを作成し直すこともできます。 

 

質問 : Amplify ではネットリストの再作成のためにどんな機能が用意されていますか。 

回答 : Amplify には、大きなモジュールを小さな管理しやすいモジュールに分割する機能があります。 

モジュールの入力ピンからロジックがトレースされ、別の小さなモジュールに分けられます。

その後小さいモジュールは、配置およびタイミングを向上させるため、適切な物理ロケーションに割り当てられます。 

また、配置および最適のため大きなバスを小さいスライスに分割する機能もあります。

ユーザーは作成するスライス数を指定することができます。

このモジュール分割とバス分割機能はどちらも GUI で指定でき、RTL コードの変更は不要です。 

 

質問 : Amplify は単にフロアプラン ツールではないのですか。Amplify とザイリンクスの Floorplanner の違いは何ですか。 

回答 : Amplify は単なるフロアプラン ツールではありません。 

フロアプラン ツールでは合成済みのネットリストを使用してユーザーがデザインの指定領域の配置を手動で行います。

これもパフォーマンス向上に役立ちますが、Amplify ではそれだけでなく完全自動配置 (自動化フロー) またはガイド配置 (インタラクティブ フロー) を実行し、同時にロジック最適化も実行します。この結果、クリティカル パス上のロジックの階層が少なくなります。

つまり、Amplify は自動詳細配置を実行するだけでなく、同時にネットリストを改善してパフォーマンスを向上させるのです。

ザイリンクスの Floorplanner ではネットリストの変更はできません。配置を手動で指定するためのツールです。 

 

質問 : どのザイリンクス デバイスが Amplify でサポートされていますか。 

回答 : Amplify でサポートされているデバイス :

- 標準インタラクティブ モード : Virtex、Virtex-E、Virtex-II、Virtex-II Pro、Spartan-II、Spartan-IIE および Spartan-3

- ITOPS : Virtex、Virtex-E、Virtex-II および Virtex-II Pro

- ATOPS : Virtex、Virtex-E、Virtex-II および Virtex-II Pro

 

質問 : Amplify でザイリンクスのモジュール フローはサポートされていますか。 

回答 : はい。Amplify では、PAR 領域および I/O 領域を作成でき、またモジュール フロー以外のフローで使用される標準ブロック領域を作成できます。 

Amplify はモジュール フローに適したディレクトリ構造を作成し、個々のモジュールに対し複数の EDIF ネットリストおよび NCF 制約を生成します。 

 

質問 : Amplify はザイリンクス インクリメンタル フローをサポートしていますか。 

回答 : はい。Amplify では、複数の PAR 領域に対し複数のエリア グループ、EDIF ネットリスト、NCF ファイルを作成できます。

これらの個別のネットリストおよび制約ファイルは ISE Alliance で使用でき、インクリメンタル フローを実行できます。 

 

質問 : インクリメンタル フローまたはモジュール フロー用に Amplify を実行するために必要なことは何ですか。 

回答 : Amplify ライセンスにモジュール機能が含まれている必要があります。 

 

質問 : Amplify でのゲート クロック変換機能とは何ですか。どのようにアクティベートしますか。 

回答 : 自動ゲート クロック変更機能では、ASIC RTL コードを変更せずに使用して FPGA デバイスをターゲットにすることができます。

通常、ASIC デザインには電力制御のためにゲート クロックが使用されています。

この機能を使用しないと、FPGA に合成されている ASIC デザインのほとんどにホールド タイム違反が発生し、RTL を手動で変更しなければなりません。

この機能は以前 Certify にインプリメントされていました。

多くのカスタマはこの機能を ASIC デザインを FPGA にすばやく変換するための重要な技術として認めています。

この機能は Certify のライセンスがあればアクティベートできます。 

 

質問 : Amplify を使用しているときに注意すべき点はありますか。 

回答 : 重複しているエリア制約を指定する場合、ISE Alliance フローでは推奨されていないので、に注意してください。 

 

質問 : Amplify の資料はオンラインにありませんが、どこで入手できますか。  

回答 : Synplicity のウェブ サイトを参照してください。http://www.synplicity.com/literature/index.html#amplify.
 

質問 : Amplify は Synplify や Synplify Pro のように ISE に統合されていますか。 

回答 : いいえ。ISE から Amplify を起動することはできませんが、Synplify (Pro) から Project Navigator を起動するのと同じように、Amplify から Project Navigator を起動することができます。

AR# 15389
日付 03/12/2015
ステータス アクティブ
種類 一般
ツール
People Also Viewed