UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15403

Virtex-II/Pro JTAG - TAP が Pause-IR ステートに遷移したときに命令キャプチャ レジスタのビットが不正になる

説明

キーワード : boundary scan, IR Capture、 バウンダリ スキャン

ほとんどのザイリンクス デバイスでは、JTAG 命令キャプチャ レジスタがインプリメントされます。このレジスタは、Capture-IR ステートに遷移した後 Shift-IR ステートに遷移し、TCK にクロックを供給するとアクセスされます。命令キャプチャ レジスタには、通常デバイスのステートに関する情報 (DONE ピンが解放されたかなど) が含まれています。命令キャプチャの各ビットの意味は、デバイスの BSDL ファイルに説明されています。

Virtex-II/Virtex-II Pro の命令キャプチャ レジスタでは、次の 2 つの問題が発生する可能性があります。

- TAP が Pause-IR ステートに遷移し、命令キャプチャのビットがシフトアウトされると、Shift-IR に戻った後に TDO から出力される値は常に 1 になります。これ以外のビットは、正常にシフトアウトされます。
- TAP をリセットせずに命令キャプチャ レジスタを複数回読み出すと、LSB が 0 のままになります。

これらの問題は Virtex-II/Virtex-II Pro アーキテクチャでのみ発生し、Virtex-4 以降のデバイス ファミリでは修正されています。

次に、2v1000_fg456 BSDL ファイルからの例を示します。

attribute INSTRUCTION_CAPTURE of XC2V1000_FG456 : entity is
-- Bit 5 is 1 when DONE is released (part of startup sequence)
-- Bit 4 is 1 if house-cleaning is complete
-- Bit 3 is ISC_Enabled
-- Bit 2 is ISC_Done
''XXXX01'';

ソリューション

この問題を回避するには、次のいずれかの方法を使用します。

方法 1
命令キャプチャ レジスタをスキャンする際に、Pause-IR ステートを使用しないでください。一時停止が必要な場合は、TCK を停止します (「ゲーテッド TCK」と呼ばれる)。(Xilinx Answer 15983) を参照してください。

方法 2
BSDL ファイルを次のように変更します。このように変更すると、スキャン ツールで命令キャプチャの LSB はチェックされません。

attribute INSTRUCTION_CAPTURE of XC2V1000_FG456 : entity is
-- Bit 5 is 1 when DONE is released (part of startup sequence)
-- Bit 4 is 1 if house-cleaning is complete
-- Bit 3 is ISC_Enabled
-- Bit 2 is ISC_Done
''XXXX0X'';
AR# 15403
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加