UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15438

5.1i Timing Analyzer - Timing Analyzer で FROM:TO 制約に対して不正なフリップフロップ名がレポートされる

説明

キーワード : constraint, FF, flip flop, report, 制約, フリップフロップ, レポート

重要度 : 標準

概要 :
Timing Analyzer で [解析] → [ユーザー指定のパス] → [終端地点を定義] をクリックし、ソースおよびデスティネーションとしてフリップフロップのみを選択して実行すると、不正なフリップフロップ名がレポートされます。

ソリューション

この問題は、これらのフリップフロップ両方へのデータ パスが同じで、両方のフリップフロップのクロック パスが同じ場合に発生します。 そのため、スライスの 1 つのフリップフロップしか選択されません。 これらのフリップフロップが解析中同じスライスにあることをユーザーが知らない場合があるので、混乱が生じます。

この問題は、ソフトウェアのバグにより発生しますが、レポートだけの問題であり、各フリップフロップへのパスのタイミング解析は正確です。

この問題は、5.2i 以降のリリースで修正される予定です。
AR# 15438
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加