UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15460

5.1i SIMPRIMS - 変換後のシミュレーションで、FDDRCPE の出力にグリッチが出る

説明

キーワード : simulation, SIMPRIM, post, translate, glitch, FDDRCPE, DDR, シミュレーション, 変換, グリッチ

重要度 : 標準

概要 :
FDDRCPE を含むデザインに対し、変換後のシミュレーションを実行すると、FDDRCPE の出力に 100ps のグリッチが検出されます。 このグリッチは、SDF を使用せずに MAP 後または PAR 後のシミュレーションを実行したときにも現れます。 これは正しいですか。

ソリューション

このシミュレーション ビヘイビアは間違っています。 グリッチは、100ps のデフォルト遅延の結果で、このデフォルト遅延は、SDF ファイルが使用されない場合に各 SIMPRIM コンポーネントに適用されるものです。 FDDRCPE は、2 つの FF と MUXDDR を含む、数個の SIMPRIM コンポーネントから成っています。 MUXDDR は、クロック遷移時にデータ入力間でスイッチしますが、新しいデータは FF を通過するとき、100ps 遅れます。 つまり、MUXDDR の出力は、100ps の間は前の FF の値です。

この問題を回避するには、SDF ファイルを使用して MAP 後または PAR 後のシミュレーションを実行してください。

この問題は 6.1i リリースで修正される予定です。
AR# 15460
日付 11/18/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加