AR# 15476

|

5.1i XST - 「FATAL_ERROR: Xst:Portability /export/Port_Main.h: 126:1.13/INTERNAL_ERROR:Xst:cmain.c:3181:1.89」というエラー メッセージが表示される

説明

キーワード : XST, register, balancing, Virtex-II, Pro, parameter, Verilog, function, レジスタ, バランス, 調整, パラメータ, ファンクション

重要度 : 標準

概要 :
XST で次のエラー メッセージが表示されます。

"FATAL_ERROR:Xst:Portability/export/Port_Main.h:126:1.13."

このソリューションでは、このエラーに関する既知の問題の一覧を紹介します。 該当する問題が説明されている場合でも、次のサイトからウェブケースでご連絡ください。
http://www.xilinx.co.jp/support/clearexpress/websupport.htm

致命的/内部エラーが発生する問題の多くはそれぞれ独特であるため、最新版のサービス パックがインストールされていることを確認してください。 すべてのサービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp

ソリューション

1

Virtex-II Pro デザインで [Register Blancing] オプションをオンにしていると、次のエラー メッセージが表示されることがあります。

"FATAL_ERROR:Xst:Portability/export/Port_Main.h:126:1.13."

この問題は、最新版の 5.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、5.1i サービス パック 1 以降に含まれます。

2

XST では、現在のところファンクション内のパラメータ宣言はサポートされていません。 この問題を回避するには、ファンクション内で定数を使用するか、ファンクションが含まれるモジュール内でパラメータを宣言してください。

3

XST で次のデフォルト設定を変更すると、デザインを合成できます。
- [FSM Encoding Algorithm] を [Auto] から [None] に変更します。
- [Keep Hierarchy] オプションを次の手順でオンにします。

1. [Edit] -> [Preferences] をクリックします。
2) [Processes] タブをクリックします。
3) [Property Display Level] を [Standard] から [Advanced] に変更します。
4. [OK] をクリックします。
5. [Processes for Source] ウィンドウで [Synthesize] を右クリックします。
6. [Properties] をクリックします。
7. [Synthesis Options] タブの [Keep Hierarchy] をオンにします。

4

XST では、次のようなレコード/配列型が使用されると、致命的/内部エラーが発生します。
- ブラック ボックスのポートがレコードの配列である場合。ブラック ボックスでない場合、この問題は発生しません。 この問題を回避するには、ブラック ボックスへのポートをレコードに設定しないようにしてください。
- エンティティのポートがレコードで、レコード フィールドの 1 つが多次元である場合。 この問題を回避するには、レコードの 1 つが多次元にならないようレコード型を変更します。
- モジュールのポートに配列のベクタを定義した場合。
:
wire [7:0] sig [3:0];
:

my_mod u0 (.data(sig[0], ...);
:

この問題を回避するには、一時的なネットをベクタに接続し、そのネットをインスタンシエーションに使用します。
:
wire [7:0] sig [3:0];
wire [7:0] sig_temp;
assign sig_temp = sig[0];
:

my_mod u0 (.data(sig_temp, ...);
:

5

RAM を推論する場合、RAM がカスケード接続 (RAM の出力が別の RAM の入力に接続) されていると、XST でエラー メッセージが表示されます。

この問題は、カスケード接続された RAM を CORE Generator で生成すると回避できます。

6

デザインによっては、インクリメンタル合成フローを使用してデザインを合成すると、この問題を解決できる場合があります。 XST でのインクリメンタル合成については、次のサイトから『XST ガイド』を参照してください。
http://www.xilinx.co.jp/support/sw_manuals/xilinx5/index.htm

7

CORE Generator のコンポーネントまたはプリミティブ (HDL コード入力または回路図入力のいずれかによる) がインスタンシエートされているが正しく接続されていない場合に、XST でこのエラー メッセージが表示されます。 XST で定義される適切な接続は、次のとおりです。
- すべてのポートが接続されている。どこにも接続されていない信号/ワイヤがあると、エラーが発生します。
- すべてのポートの幅、方向が適切である。

また、下位のコアにロジックがない場合にも、エラーが発生します。

CORE Generato コアを適切に接続できない場合は、[Synthesize] のプロパティを開き、ダイアログ ボックスの [Synthesis Options] タブで [Read Cores] オプションをオフにしてください。

8

process/always ブロックの順序が原因で XST エラーが発生する場合があります。 ある process/always ブロックが別の process/always ブロックの結果に依存している場合は、依存しているブロックをもう 1 つのブロックの下に記述します。

9

特定状況下では、不正に宣言されたエイリアスが原因となって XST で致命的なエラーが発生します。

この問題は、最新版の 5.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。 http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、5.2i サービス パック 1 以降に含まれます。

10

Project Navigator で次のようにクリックします。

[Project] -> [Cleanup Project Files]

これにより、バックグランドで作成されたインプリメンテーション ファイルが削除されます。

11

特定状況下で、[Register Blancing] オプションをオンにしていると、致命的なエラーが発生します。 この問題を回避するには、このオプションをオフにします。デフォルトでは、このオプションはオフになっています。
AR# 15476
日付 10/20/2005
ステータス アーカイブ
種類 一般
People Also Viewed