UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15502

5.1i ECS - 「ERROR: HDLParsers:164 - parse error, unexpected COLON, expecting COMMA or CLOSEPAR...」というエラー メッセージが表示される

説明

キーワード : ECS, parser, comma, closepar, unexpected colon, SCH2VHDL, schematic, CORE Generator, COREGen, one bit bus, (0:0), VHDL, XST, LeonardoSpectrum, 解析, コンマ, コロン, 回路図, 1 ビット バス

重要度 : 標準

概要 :
ECS 回路図に 1 ビット入力または出力のバス表記 (例 : MYbitBUS(0:0)) が含まれ、XST VHDL を使用して合成フローが実行される場合、次のような合成エラーが表示されます。

"Compiling vhdl file E:/data/examples/bidi/hash.vhf in Library work.
ERROR:HDLParsers:164 - E:/examples/hash.vhf Line 54. parse error, unexpected COLON, expecting COMMA or CLOSEPAR
ERROR:HDLParsers:900 - E:/examples/hash.vhf Line 56. The label xlxi_2 is not declared."

LeonardSpectrum VHDL が同じデザインで使用されると、次のようなエラー メッセージが表示されます。

"e:/examples/hash.vhf", line 54: Syntax Error near ':'."

メモ : 1 ビット データ バス出力の CORE Generator コンポーネントには、(0:0) で定義された幅のピンが付きます。 このピンを定義された幅のないピンが接続される別のコンポーネントに直接接続すると、合成の際に同じエラーが発生します。

ソリューション

このエラーは、SCH2VHDL ネットリスト ライタが 1 ビット バスを正しく処理できないために発生します。

この問題の回避方法には、次の 2 つがあります。

1. ネット名を NETNAME(0:0) から NETNAME に変更する

2. デザインに VHDL マクロが含まれない場合、XST Verilog または LeonardoSpectrum Verilog フローを使用する

この問題は、最新版の 5.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、5.1i サービス パック 1 以降に含まれます。
AR# 15502
日付 01/08/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加