UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15504

5.1i HDL Bencher - 複数のクロックを含むデザインの場合に [Clock Selection] の選択が解除できず、「variable_list_head not cleared after reorder list」というエラー メッセージが表示される

説明

キーワード : Bencher, HDLBencher, multiple, clock, selection, back, association, variable_list_head, reorder, 複数, クロック, 選択, バック, 関連, レコーダ

重要度 : 標準

概要 :
新規ソース (テストベンチ波形) を作成し、複数のクロックを選択しました。 次に表示されるウィンドウで、間違って任意の信号をクロックとして選択してしまいました。 [Next] をクリックしてから、信号を間違ってクロックとして選択していたことに気が付きました。

[Back] ボタンをクリックして間違った信号の選択を解除することはできますが、クロック リストからこの信号が削除されません。このために、最適なクロックとこの信号を関連付けることができません。

[Finish] をクリックすると、System Error [64] の「Variable_list_head not cleared after reorder list」というエラー メッセージが表示されます。 [OK] をクリックすると、System Error [64] の「Variable_list_tail not cleared after reorder list」という別のエラー メッセージが表示されます。

この後、HDL Bencher では信号が間違ってクロックとしてリストされます。

ソリューション

この問題を回避するには、HDL Bencher を閉じてもう一度起動する必要があります。

この問題は、最新版の 5.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、5.1i サービス パック 1 以降に含まれます。
AR# 15504
日付 02/07/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加