UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15505

DSP 用 System Generator - 双方向ポートを持つデザインの作成方法

説明

キーワード : System Generator, DSP, SysGen, gateway, bidirectional, 双方向

System Generator (DSP 用) デザインで双方向ポートを使用することはできますか。

ソリューション

現在のところ System Generator ゲートウェイ ブロックから双方向ポートを使用することはできません。HDL ブラック ボックスでは双方向 I/O が最上位でサポートされていますが、これらの信号は Simulink モデルに配線されません。これらの信号は、System Generator デザインが生成されたときにデザインの最上位に配線されるだけです。

System Generator デザインにはゲートウェイ入力とゲートウェイ出力があり、これらは合成されてポートになります。ラップ VHDL ファイルを作成して、デザインをインスタンシエートし、出力に制御ロジックが付いた双方向ピンを 2 つのゲートウェイにマップするようにします。

AR# 15505
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加