AR# 15518

|

5.1i BitGen - Virtex-II/Virtex-II Pro ブロック RAM の出力レジスタの INIT_A、INIT_B、および SRVAL_A 値が不正である

説明

キーワード : INIT_A, INIT_B, SRVAL_A, SRVAL_B, SelectRAM, block RAM, blockRAM, ブロック, レジスタ, 初期化値

重要度 : 標準

概要 :
BitGen に問題があるため、Virtex-II および Virtex-II Pro ブロック RAM の出力レジスタの初期化値が不正になります。 この問題は、3.1i、4.1i、および 4.2i ソフトウェアすべてで発生します。

ただし、これはブロック RAM には影響ありません。影響があるのは出力レジスタのみです。

ソリューション

この問題は、最新版の 5.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、5.1i サービス パック 2 以降に含まれます。

問題 1 : INIT_A および INIT_B 値が不正になる

ブロック RAM の出力レジスタ DOA[0-31] および DOB[0-31] の初期化値に 16 進数値 0xD を指定した場合、BitGen によりこの値が 0xF に変更されてしまいます。 出力レジスタ DOA [0-31] および DOB[0-31] の初期化値は、INIT_A および INIT_B 属性を使用して指定します。

この問題は、INIT_00 - INIT_3f 値を使用して指定するブロック RAM メモリ セルの初期化値には影響しません。


問題 2 : SRVAL_A 値が不正になる

出力レジスタ DOA28 に指定したセット/リセット値が DOA20 にも適用されてしまい、ユーザーが DOA20 に指定した値が使用されません。 出力レジスタのセット/リセット値は SRVAL_A 属性を使用して指定します。 この問題は DOA20 レジスタを使用したポート幅でコンフィギュレーションされるブロック RAM には影響しません。

これらの問題は BitGen で発生するため、FPGA Editor では INIT_A、INIT_B および SRVAL_A 値は正常に表示されます。 この問題は、BIT ファイルのみで発生します。

Virtex-II および Virtex-II Pro ブロック SelectRAM の情報については、『Virtex-II/Virtex-II Pro ハンドブック』の第 2 章を参照してください。

『Virtex-II ハンドブック』 : http://support.xilinx.co.jp/products/virtex/handbook/index.htm
『Virtex-II Pro ハンドブック』 : http://www.xilinx.co.jp/publications/products/v2pro/handbook/index.htm
AR# 15518
日付 04/04/2005
ステータス アーカイブ
種類 一般
People Also Viewed