UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15599

7.1x Synplify - Synplify で BREFCLK/BREFCLK2 ポートが認識されない

説明

キーワード : Synplify, 7.1, GT, BREFCLK, Virtex, II, Pro

重要度 : 標準

概要 :
現段階の Synplify では、Virtex-II Pro デバイスの GT_components にある BREFCLK および BREFCLK2 ポートが認識されません。

ソリューション

この問題を回避するには、次の手順に従ってください。

1. virtex2p.vhd/.v を C:\synplicity\Synplify\lib\xilinx ディレクトリからプロジェクト ディレクトリにコピーします。
2. virtex2p.vhd/.v ファイルを編集して、BREFCLK または BREFCLK2 ポートのいずれか (使用するポートによる) を適切なコンポーネント/モジュールに追加します。
3. 修正した virtex2p.vhd/.v ファイルを Synplify プロジェクトに追加します。
4. 元のファイルにある Library/'include 文を削除します。
AR# 15599
日付 04/24/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加