We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15656

LogiCORE SPI-4.2 (POS PHY L4) v5.0、5.1i MAP - 「ERROR:LIT - PSINCDEC, PSEN, PSCLK and PSDONE of DCM symbol 'pl4_snk_top1/pl4_snk_clk0/StaticAlign_StaticAlign.rdclk_dcm0'」というエラー メッセージが表示される


キーワード : POS, PHY, PL4, CORE Generator, COREGen, MAP, DCM, error, PhseAlignEn, エラー

重要度 : 標準

概要 :
ISE 5.1i MAP を PL4 Sink コアで実行すると、次のエラー メッセージが表示されます。

ERROR:LIT - PSINCDEC, PSEN, PSCLK and PSDONE of DCM symbol "pl4_snk_top1/pl4_snk_clk0/ StaticAlign_StaticAlign.rdclk_dcm0" (output signal=pl4_snk_top1/pl4_snk_clk0/rdclk0_dcmo) must be driven by active signals if CLKOUT_PHASE_SHIFT is set to VARIABLE.


メモ : PL4 v5.1 以降のコアが使用されている場合は、この問題は発生しません。

このエラーは、PhaseAlignEn 信号が Low の場合に発生します。 DCM への入力にはアクティブ信号を入力する必要がありますが、グランドに接続されてしまっているため、DCM がすべてトリムされてしまっている可能性があります。

この問題を回避するには、PhaseAlignEn 信号に FDC (フリップフロップ) をインスタンシエートします。

wire Reset = ~Reset_n;

FDC PhaseAlignEn_fdc0(
.Q (PhaseAlignEn),
.C (SnkFFClk),
.CLR (Reset),
.D (1'b0)
)/* synthesis syn_noprune=1 */;
AR# 15656
日付 05/03/2010
ステータス アーカイブ
種類 一般